Lane和Link
我们常说某个PCIe链路是X4、X8的，到底表示什么意思呢？从协议看，协议定义了Link和Lane。
Link: The collection of two Ports and their interconnecting Lanes. A Link is a dualsimplex communications path between two components.
Lane: A set of differential signal pairs, one pair for transmission andone pair for reception. A by-N Link is composed of N Lanes.
在PCIe（Peripheral Component Interconnect Express）总线中，“通道”是指数据传输的路径。每个Lane（通道）包含四条线。这四条线分为两对，每对负责一个方向的数据传输。PCIe总线中每个lane都采用差分信号进行传输，包含一对发送差分信号对和一对接收差分信号对，这样会导致设备的引脚数增加一倍，但其收益非常明显：提高噪声容限、降低信号电压。
Tx+ 和 Tx-：这对线用于发送数据（Transmit），即从设备向总线发送数据。
Rx+ 和 Rx-：这对线用于接收数据（Receive），即从总线向设备接收数据。
每个PCIe Lane实际上是一个全双工的通信通道，可以同时进行数据的发送和接收。这种设计使得PCIe能够提供高速的数据传输能力。
PCIe x1、x2、x4、x8和x16表示的是PCIe总线使用的通道数。通道数的增加意味着可以同时传输更多的数据，从而提高总线的带宽。例如，PCIe x16的带宽是PCIe x1的16倍，因为它有16个独立的通道，每个通道都可以同时进行数据传输。
所谓的Lane，是指一组差分信号的组合，包括发送和接收。一个发送方向的差分信号包括TX+和TX-两条线，接收亦然。所以一条lane有四条物理连线。发送和接收是同时进行的，故为全双工。
所谓的Link，是指两个PCIe部件的链接，通常是由端口和lane组成。（通常有多条lane）比如我们有一个X2的链路，意思是指这条链路是两条lane组成，一共8条物理连线。链路上传送的是编码之后的数据，比如Gen1/Gen2所采用的8b/10b编码，Gen3之后改成了128b/130b编码。Link初始化以及link建立过程（或者称之为链路训练，Link Training）是在设备上电或者链路重新建立链接是发生的。多条lane组成的link，有效的扩展了link的带宽。Lane的初始化和多条lane的组合优化，是在link的初始化训练过程中实现的。
Link的速率在初始化以后确定，所有lane的信号速率一样。如PCIe 3.0情况下，每条lane每秒每个方向都提供8GT/s(千兆传输/秒)。假设是X4的Link，则链路每个方向的速率为32GT/s（8.0X4）。
Link的初始化和协商，确定lane宽度以及速率，是不需要操作系统或者软件参与的，纯粹是芯片的硬件行为。
协议定义的允许的宽度组合为x1, x2, x4, x8, x12, x16, 以及x32 Lane。每条Link至少有一个lane。
基于PCIe卡规格的分类
PCIe卡的规格通常由通道的数量表示。一般来说，PCIe卡有五种物理规格：x1、x4、x8、x16和x32。（PCIe x32十分少见，并非主流规格。）“x”后面的数字是指PCIe插槽内的通道数，如PCIe x4卡意味着该卡有四个通道。
在实际应用中，需要将PCIe卡插入主机或服务器的PCIe插槽中，插槽的规格和配置与该卡相同。然而，面对像插槽短缺的情况，PCIe卡也可以安装到一个更宽的插槽。比如在PCIe x8插槽已被占用的情况下，可以将PCIe x8卡放入PCIe x16插槽中，但该卡将始终以PCIe x8模式运行。PCIe卡规格信息详见下表。
| 插槽宽度 | 引脚数 | 长度 |
|---|---|---|
| PCIe x1 | 18 | 25mm |
| PCIe x4 | 21 | 39mm |
| PCIe x8 | 49 | 56mm |
| PCIe x16 | 82 | 89mm |
思考
可以任意条lane组成一个link么？
不可以。协议规定了只能是x1, x2, x4, x8, x12, x16, x32。
lane0和lane1可以交换顺序交叉连接么?
可以。协议上这种特性叫Lane Reversal。不过需要注意的是，这个是可选特性，不是每个设备都支持的。
参考